TiagoRG
/
uaveiro-leci
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
uaveiro-leci/1ano/2semestre/lsd/pratica10/README.md

515 B
Executable File
Raw Blame History

Laboratórios de Sistemas Digitais

Trabalho prático 10

Tópico principal da aula: Modelação em VHDL de Memórias ROM e RAM de um Porto e Multi-porto

Pode conter erros, caso encontre algum, crie um ticket