1356 lines
176 KiB
Plaintext
1356 lines
176 KiB
Plaintext
Timing Analyzer report for CounterDemo
|
|
Mon Mar 20 13:15:32 2023
|
|
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
|
|
|
|
|
|
---------------------
|
|
; Table of Contents ;
|
|
---------------------
|
|
1. Legal Notice
|
|
2. Timing Analyzer Summary
|
|
3. Parallel Compilation
|
|
4. Clocks
|
|
5. Slow 1200mV 85C Model Fmax Summary
|
|
6. Timing Closure Recommendations
|
|
7. Slow 1200mV 85C Model Setup Summary
|
|
8. Slow 1200mV 85C Model Hold Summary
|
|
9. Slow 1200mV 85C Model Recovery Summary
|
|
10. Slow 1200mV 85C Model Removal Summary
|
|
11. Slow 1200mV 85C Model Minimum Pulse Width Summary
|
|
12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
|
|
13. Slow 1200mV 85C Model Setup: 'FreqDivider:inst1|clkOut'
|
|
14. Slow 1200mV 85C Model Hold: 'FreqDivider:inst1|clkOut'
|
|
15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
|
|
16. Slow 1200mV 85C Model Metastability Summary
|
|
17. Slow 1200mV 0C Model Fmax Summary
|
|
18. Slow 1200mV 0C Model Setup Summary
|
|
19. Slow 1200mV 0C Model Hold Summary
|
|
20. Slow 1200mV 0C Model Recovery Summary
|
|
21. Slow 1200mV 0C Model Removal Summary
|
|
22. Slow 1200mV 0C Model Minimum Pulse Width Summary
|
|
23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
|
|
24. Slow 1200mV 0C Model Setup: 'FreqDivider:inst1|clkOut'
|
|
25. Slow 1200mV 0C Model Hold: 'FreqDivider:inst1|clkOut'
|
|
26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
|
|
27. Slow 1200mV 0C Model Metastability Summary
|
|
28. Fast 1200mV 0C Model Setup Summary
|
|
29. Fast 1200mV 0C Model Hold Summary
|
|
30. Fast 1200mV 0C Model Recovery Summary
|
|
31. Fast 1200mV 0C Model Removal Summary
|
|
32. Fast 1200mV 0C Model Minimum Pulse Width Summary
|
|
33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
|
|
34. Fast 1200mV 0C Model Setup: 'FreqDivider:inst1|clkOut'
|
|
35. Fast 1200mV 0C Model Hold: 'FreqDivider:inst1|clkOut'
|
|
36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
|
|
37. Fast 1200mV 0C Model Metastability Summary
|
|
38. Multicorner Timing Analysis Summary
|
|
39. Board Trace Model Assignments
|
|
40. Input Transition Times
|
|
41. Signal Integrity Metrics (Slow 1200mv 0c Model)
|
|
42. Signal Integrity Metrics (Slow 1200mv 85c Model)
|
|
43. Signal Integrity Metrics (Fast 1200mv 0c Model)
|
|
44. Setup Transfers
|
|
45. Hold Transfers
|
|
46. Report TCCS
|
|
47. Report RSKM
|
|
48. Unconstrained Paths Summary
|
|
49. Clock Status Summary
|
|
50. Unconstrained Input Ports
|
|
51. Unconstrained Output Ports
|
|
52. Unconstrained Input Ports
|
|
53. Unconstrained Output Ports
|
|
54. Timing Analyzer Messages
|
|
|
|
|
|
|
|
----------------
|
|
; Legal Notice ;
|
|
----------------
|
|
Copyright (C) 2020 Intel Corporation. All rights reserved.
|
|
Your use of Intel Corporation's design tools, logic functions
|
|
and other software and tools, and any partner logic
|
|
functions, and any output files from any of the foregoing
|
|
(including device programming or simulation files), and any
|
|
associated documentation or information are expressly subject
|
|
to the terms and conditions of the Intel Program License
|
|
Subscription Agreement, the Intel Quartus Prime License Agreement,
|
|
the Intel FPGA IP License Agreement, or other applicable license
|
|
agreement, including, without limitation, that your use is for
|
|
the sole purpose of programming logic devices manufactured by
|
|
Intel and sold by Intel or its authorized distributors. Please
|
|
refer to the applicable agreement for further details, at
|
|
https://fpgasoftware.intel.com/eula.
|
|
|
|
|
|
|
|
+-----------------------------------------------------------------------------+
|
|
; Timing Analyzer Summary ;
|
|
+-----------------------+-----------------------------------------------------+
|
|
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
|
|
; Timing Analyzer ; Legacy Timing Analyzer ;
|
|
; Revision Name ; CounterDemo ;
|
|
; Device Family ; Cyclone IV E ;
|
|
; Device Name ; EP4CE115F29C7 ;
|
|
; Timing Models ; Final ;
|
|
; Delay Model ; Combined ;
|
|
; Rise/Fall Delays ; Enabled ;
|
|
+-----------------------+-----------------------------------------------------+
|
|
|
|
|
|
+------------------------------------------+
|
|
; Parallel Compilation ;
|
|
+----------------------------+-------------+
|
|
; Processors ; Number ;
|
|
+----------------------------+-------------+
|
|
; Number detected on machine ; 8 ;
|
|
; Maximum allowed ; 4 ;
|
|
; ; ;
|
|
; Average used ; 1.01 ;
|
|
; Maximum used ; 4 ;
|
|
; ; ;
|
|
; Usage by Processor ; % Time Used ;
|
|
; Processor 1 ; 100.0% ;
|
|
; Processor 2 ; 0.3% ;
|
|
; Processors 3-4 ; 0.3% ;
|
|
+----------------------------+-------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Clocks ;
|
|
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
|
|
; Clock Name ; Type ; Period ; Frequency ; Rise ; Fall ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
|
|
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
|
|
; CLOCK_50 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { CLOCK_50 } ;
|
|
; FreqDivider:inst1|clkOut ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { FreqDivider:inst1|clkOut } ;
|
|
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
|
|
|
|
|
|
+----------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 85C Model Fmax Summary ;
|
|
+------------+-----------------+--------------------------+------------------------------------------------+
|
|
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
|
|
+------------+-----------------+--------------------------+------------------------------------------------+
|
|
; 195.24 MHz ; 195.24 MHz ; CLOCK_50 ; ;
|
|
; 543.77 MHz ; 437.64 MHz ; FreqDivider:inst1|clkOut ; limit due to minimum period restriction (tmin) ;
|
|
+------------+-----------------+--------------------------+------------------------------------------------+
|
|
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods. FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock. Paths of different clocks, including generated clocks, are ignored. For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
|
|
|
|
|
|
----------------------------------
|
|
; Timing Closure Recommendations ;
|
|
----------------------------------
|
|
HTML report is unavailable in plain text report export.
|
|
|
|
|
|
+---------------------------------------------------+
|
|
; Slow 1200mV 85C Model Setup Summary ;
|
|
+--------------------------+--------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+--------+---------------+
|
|
; CLOCK_50 ; -4.122 ; -69.260 ;
|
|
; FreqDivider:inst1|clkOut ; -0.839 ; -1.988 ;
|
|
+--------------------------+--------+---------------+
|
|
|
|
|
|
+--------------------------------------------------+
|
|
; Slow 1200mV 85C Model Hold Summary ;
|
|
+--------------------------+-------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+-------+---------------+
|
|
; FreqDivider:inst1|clkOut ; 0.408 ; 0.000 ;
|
|
; CLOCK_50 ; 0.652 ; 0.000 ;
|
|
+--------------------------+-------+---------------+
|
|
|
|
|
|
------------------------------------------
|
|
; Slow 1200mV 85C Model Recovery Summary ;
|
|
------------------------------------------
|
|
No paths to report.
|
|
|
|
|
|
-----------------------------------------
|
|
; Slow 1200mV 85C Model Removal Summary ;
|
|
-----------------------------------------
|
|
No paths to report.
|
|
|
|
|
|
+---------------------------------------------------+
|
|
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
|
|
+--------------------------+--------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+--------+---------------+
|
|
; CLOCK_50 ; -3.000 ; -45.405 ;
|
|
; FreqDivider:inst1|clkOut ; -1.285 ; -5.140 ;
|
|
+--------------------------+--------+---------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 85C Model Setup: 'CLOCK_50' ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; -4.122 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 5.041 ;
|
|
; -4.116 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 5.034 ;
|
|
; -4.115 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 5.034 ;
|
|
; -4.020 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.939 ;
|
|
; -3.963 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.881 ;
|
|
; -3.939 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.857 ;
|
|
; -3.900 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.819 ;
|
|
; -3.899 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.817 ;
|
|
; -3.894 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.812 ;
|
|
; -3.879 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.797 ;
|
|
; -3.870 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.788 ;
|
|
; -3.805 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.723 ;
|
|
; -3.788 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.707 ;
|
|
; -3.780 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.698 ;
|
|
; -3.778 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.697 ;
|
|
; -3.766 ; FreqDivider:inst1|s_counter[13] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.685 ;
|
|
; -3.746 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.078 ; 4.666 ;
|
|
; -3.662 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.581 ;
|
|
; -3.625 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.543 ;
|
|
; -3.584 ; FreqDivider:inst1|s_counter[18] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 4.501 ;
|
|
; -3.584 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.503 ;
|
|
; -3.567 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.485 ;
|
|
; -3.472 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.391 ;
|
|
; -3.431 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.350 ;
|
|
; -3.430 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 4.347 ;
|
|
; -3.428 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.347 ;
|
|
; -3.427 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.346 ;
|
|
; -3.347 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.266 ;
|
|
; -3.326 ; FreqDivider:inst1|s_counter[16] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 4.243 ;
|
|
; -3.301 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 4.218 ;
|
|
; -3.268 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 4.186 ;
|
|
; -3.183 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 4.102 ;
|
|
; -2.947 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.866 ;
|
|
; -2.899 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.815 ;
|
|
; -2.897 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.813 ;
|
|
; -2.871 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.788 ;
|
|
; -2.869 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.786 ;
|
|
; -2.864 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.781 ;
|
|
; -2.862 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.779 ;
|
|
; -2.857 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.774 ;
|
|
; -2.856 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.775 ;
|
|
; -2.855 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.772 ;
|
|
; -2.835 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.754 ;
|
|
; -2.813 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.732 ;
|
|
; -2.803 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.720 ;
|
|
; -2.801 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.718 ;
|
|
; -2.788 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.707 ;
|
|
; -2.746 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.662 ;
|
|
; -2.744 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.660 ;
|
|
; -2.744 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.663 ;
|
|
; -2.725 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.644 ;
|
|
; -2.722 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.639 ;
|
|
; -2.722 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.638 ;
|
|
; -2.720 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.636 ;
|
|
; -2.701 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.620 ;
|
|
; -2.700 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.619 ;
|
|
; -2.699 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.615 ;
|
|
; -2.699 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.616 ;
|
|
; -2.697 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.616 ;
|
|
; -2.694 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 3.612 ;
|
|
; -2.683 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 3.601 ;
|
|
; -2.683 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.600 ;
|
|
; -2.682 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.598 ;
|
|
; -2.681 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.600 ;
|
|
; -2.681 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.598 ;
|
|
; -2.680 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.596 ;
|
|
; -2.676 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.593 ;
|
|
; -2.671 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.588 ;
|
|
; -2.667 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.584 ;
|
|
; -2.665 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.582 ;
|
|
; -2.664 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 3.582 ;
|
|
; -2.664 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.581 ;
|
|
; -2.657 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.574 ;
|
|
; -2.654 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.573 ;
|
|
; -2.653 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.569 ;
|
|
; -2.651 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.567 ;
|
|
; -2.651 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.567 ;
|
|
; -2.649 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.565 ;
|
|
; -2.636 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.552 ;
|
|
; -2.634 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.550 ;
|
|
; -2.631 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.548 ;
|
|
; -2.621 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.537 ;
|
|
; -2.619 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.535 ;
|
|
; -2.613 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.532 ;
|
|
; -2.609 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.528 ;
|
|
; -2.604 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.078 ; 3.524 ;
|
|
; -2.603 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.520 ;
|
|
; -2.598 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.083 ; 3.513 ;
|
|
; -2.594 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.079 ; 3.513 ;
|
|
; -2.592 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.080 ; 3.510 ;
|
|
; -2.588 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.505 ;
|
|
; -2.580 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.497 ;
|
|
; -2.579 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.495 ;
|
|
; -2.578 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.494 ;
|
|
; -2.576 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[12] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.493 ;
|
|
; -2.576 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[12] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.492 ;
|
|
; -2.575 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.492 ;
|
|
; -2.575 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.491 ;
|
|
; -2.573 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.081 ; 3.490 ;
|
|
; -2.571 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.082 ; 3.487 ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 85C Model Setup: 'FreqDivider:inst1|clkOut' ;
|
|
+--------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+--------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; -0.839 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.080 ; 1.757 ;
|
|
; -0.754 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.080 ; 1.672 ;
|
|
; -0.714 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.080 ; 1.632 ;
|
|
; -0.435 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.331 ; 1.764 ;
|
|
; -0.409 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.331 ; 1.738 ;
|
|
; -0.335 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.331 ; 1.664 ;
|
|
; -0.283 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.080 ; 1.201 ;
|
|
; -0.235 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.080 ; 1.153 ;
|
|
; 0.032 ; CounterUpDown4:inst|s_count[3] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.096 ; 0.870 ;
|
|
; 0.153 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[0] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.080 ; 0.765 ;
|
|
+--------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 85C Model Hold: 'FreqDivider:inst1|clkOut' ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; 0.408 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[0] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.080 ; 0.674 ;
|
|
; 0.453 ; CounterUpDown4:inst|s_count[3] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.096 ; 0.735 ;
|
|
; 0.590 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.507 ; 1.283 ;
|
|
; 0.663 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.080 ; 0.929 ;
|
|
; 0.671 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.507 ; 1.364 ;
|
|
; 0.685 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.507 ; 1.378 ;
|
|
; 0.688 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.080 ; 0.954 ;
|
|
; 0.977 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.080 ; 1.243 ;
|
|
; 0.986 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.080 ; 1.252 ;
|
|
; 0.991 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.080 ; 1.257 ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 85C Model Hold: 'CLOCK_50' ;
|
|
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; 0.652 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.920 ;
|
|
; 0.653 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.921 ;
|
|
; 0.653 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.921 ;
|
|
; 0.654 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[1] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.922 ;
|
|
; 0.655 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.922 ;
|
|
; 0.656 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.923 ;
|
|
; 0.656 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.923 ;
|
|
; 0.656 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.924 ;
|
|
; 0.656 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.924 ;
|
|
; 0.657 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.924 ;
|
|
; 0.658 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.925 ;
|
|
; 0.658 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.925 ;
|
|
; 0.658 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.926 ;
|
|
; 0.659 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.927 ;
|
|
; 0.659 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.927 ;
|
|
; 0.659 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.927 ;
|
|
; 0.661 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.928 ;
|
|
; 0.661 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.928 ;
|
|
; 0.661 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 0.928 ;
|
|
; 0.680 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[0] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 0.948 ;
|
|
; 0.971 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.239 ;
|
|
; 0.971 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.239 ;
|
|
; 0.973 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.241 ;
|
|
; 0.973 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.241 ;
|
|
; 0.973 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.240 ;
|
|
; 0.974 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.241 ;
|
|
; 0.975 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.242 ;
|
|
; 0.984 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[1] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.252 ;
|
|
; 0.985 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.253 ;
|
|
; 0.986 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.254 ;
|
|
; 0.986 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.254 ;
|
|
; 0.988 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.255 ;
|
|
; 0.988 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.255 ;
|
|
; 0.988 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.255 ;
|
|
; 0.989 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.257 ;
|
|
; 0.990 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.258 ;
|
|
; 0.991 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.259 ;
|
|
; 0.993 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.260 ;
|
|
; 0.993 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.260 ;
|
|
; 1.090 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.083 ; 1.359 ;
|
|
; 1.092 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.360 ;
|
|
; 1.092 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.360 ;
|
|
; 1.092 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.360 ;
|
|
; 1.094 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.362 ;
|
|
; 1.094 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.361 ;
|
|
; 1.095 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.362 ;
|
|
; 1.096 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.363 ;
|
|
; 1.096 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.363 ;
|
|
; 1.097 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.365 ;
|
|
; 1.097 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.365 ;
|
|
; 1.099 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.367 ;
|
|
; 1.100 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.367 ;
|
|
; 1.101 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.368 ;
|
|
; 1.101 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.368 ;
|
|
; 1.110 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.378 ;
|
|
; 1.111 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.379 ;
|
|
; 1.112 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.380 ;
|
|
; 1.114 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.381 ;
|
|
; 1.114 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.381 ;
|
|
; 1.115 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.383 ;
|
|
; 1.117 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.385 ;
|
|
; 1.119 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.386 ;
|
|
; 1.148 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.415 ;
|
|
; 1.148 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.416 ;
|
|
; 1.153 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.421 ;
|
|
; 1.155 ; FreqDivider:inst1|s_counter[16] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.421 ;
|
|
; 1.191 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.457 ;
|
|
; 1.197 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.463 ;
|
|
; 1.200 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.466 ;
|
|
; 1.218 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.486 ;
|
|
; 1.218 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.486 ;
|
|
; 1.218 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.486 ;
|
|
; 1.221 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.488 ;
|
|
; 1.222 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.489 ;
|
|
; 1.222 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.489 ;
|
|
; 1.223 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.491 ;
|
|
; 1.223 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.491 ;
|
|
; 1.227 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.494 ;
|
|
; 1.227 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.494 ;
|
|
; 1.236 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.504 ;
|
|
; 1.237 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.505 ;
|
|
; 1.238 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.506 ;
|
|
; 1.238 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.506 ;
|
|
; 1.240 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.507 ;
|
|
; 1.242 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.510 ;
|
|
; 1.243 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.511 ;
|
|
; 1.246 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.514 ;
|
|
; 1.252 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.520 ;
|
|
; 1.273 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.541 ;
|
|
; 1.274 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.542 ;
|
|
; 1.279 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.547 ;
|
|
; 1.317 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.583 ;
|
|
; 1.318 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.585 ;
|
|
; 1.323 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.589 ;
|
|
; 1.326 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.592 ;
|
|
; 1.328 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.080 ; 1.594 ;
|
|
; 1.344 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.612 ;
|
|
; 1.344 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.612 ;
|
|
; 1.345 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.081 ; 1.612 ;
|
|
; 1.346 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.082 ; 1.614 ;
|
|
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
|
|
|
|
-----------------------------------------------
|
|
; Slow 1200mV 85C Model Metastability Summary ;
|
|
-----------------------------------------------
|
|
No synchronizer chains to report.
|
|
|
|
|
|
+----------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 0C Model Fmax Summary ;
|
|
+------------+-----------------+--------------------------+------------------------------------------------+
|
|
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
|
|
+------------+-----------------+--------------------------+------------------------------------------------+
|
|
; 212.13 MHz ; 212.13 MHz ; CLOCK_50 ; ;
|
|
; 606.06 MHz ; 437.64 MHz ; FreqDivider:inst1|clkOut ; limit due to minimum period restriction (tmin) ;
|
|
+------------+-----------------+--------------------------+------------------------------------------------+
|
|
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods. FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock. Paths of different clocks, including generated clocks, are ignored. For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
|
|
|
|
|
|
+---------------------------------------------------+
|
|
; Slow 1200mV 0C Model Setup Summary ;
|
|
+--------------------------+--------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+--------+---------------+
|
|
; CLOCK_50 ; -3.714 ; -59.180 ;
|
|
; FreqDivider:inst1|clkOut ; -0.650 ; -1.486 ;
|
|
+--------------------------+--------+---------------+
|
|
|
|
|
|
+--------------------------------------------------+
|
|
; Slow 1200mV 0C Model Hold Summary ;
|
|
+--------------------------+-------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+-------+---------------+
|
|
; FreqDivider:inst1|clkOut ; 0.364 ; 0.000 ;
|
|
; CLOCK_50 ; 0.596 ; 0.000 ;
|
|
+--------------------------+-------+---------------+
|
|
|
|
|
|
-----------------------------------------
|
|
; Slow 1200mV 0C Model Recovery Summary ;
|
|
-----------------------------------------
|
|
No paths to report.
|
|
|
|
|
|
----------------------------------------
|
|
; Slow 1200mV 0C Model Removal Summary ;
|
|
----------------------------------------
|
|
No paths to report.
|
|
|
|
|
|
+---------------------------------------------------+
|
|
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
|
|
+--------------------------+--------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+--------+---------------+
|
|
; CLOCK_50 ; -3.000 ; -45.405 ;
|
|
; FreqDivider:inst1|clkOut ; -1.285 ; -5.140 ;
|
|
+--------------------------+--------+---------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 0C Model Setup: 'CLOCK_50' ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; -3.714 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.641 ;
|
|
; -3.665 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.594 ;
|
|
; -3.661 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.590 ;
|
|
; -3.639 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.568 ;
|
|
; -3.586 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.513 ;
|
|
; -3.554 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.481 ;
|
|
; -3.526 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.455 ;
|
|
; -3.521 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.448 ;
|
|
; -3.505 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.432 ;
|
|
; -3.480 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 4.408 ;
|
|
; -3.446 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 4.374 ;
|
|
; -3.417 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.344 ;
|
|
; -3.405 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.334 ;
|
|
; -3.391 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 4.319 ;
|
|
; -3.378 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.069 ; 4.308 ;
|
|
; -3.364 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.293 ;
|
|
; -3.360 ; FreqDivider:inst1|s_counter[13] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.289 ;
|
|
; -3.308 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.237 ;
|
|
; -3.277 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.204 ;
|
|
; -3.202 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 4.129 ;
|
|
; -3.187 ; FreqDivider:inst1|s_counter[18] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 4.113 ;
|
|
; -3.174 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.103 ;
|
|
; -3.157 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.086 ;
|
|
; -3.081 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.010 ;
|
|
; -3.074 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 4.003 ;
|
|
; -3.053 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.979 ;
|
|
; -3.050 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.979 ;
|
|
; -2.982 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.911 ;
|
|
; -2.955 ; FreqDivider:inst1|s_counter[16] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.881 ;
|
|
; -2.939 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.865 ;
|
|
; -2.927 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.854 ;
|
|
; -2.856 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.785 ;
|
|
; -2.575 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.501 ;
|
|
; -2.573 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.499 ;
|
|
; -2.538 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.467 ;
|
|
; -2.500 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.428 ;
|
|
; -2.498 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.426 ;
|
|
; -2.493 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.421 ;
|
|
; -2.491 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.419 ;
|
|
; -2.467 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.395 ;
|
|
; -2.465 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.393 ;
|
|
; -2.462 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.390 ;
|
|
; -2.460 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.389 ;
|
|
; -2.460 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.388 ;
|
|
; -2.459 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.388 ;
|
|
; -2.447 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.373 ;
|
|
; -2.445 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.371 ;
|
|
; -2.419 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.348 ;
|
|
; -2.417 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.346 ;
|
|
; -2.415 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.341 ;
|
|
; -2.413 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.339 ;
|
|
; -2.390 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.316 ;
|
|
; -2.387 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.315 ;
|
|
; -2.385 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.313 ;
|
|
; -2.382 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.308 ;
|
|
; -2.381 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.310 ;
|
|
; -2.380 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.306 ;
|
|
; -2.370 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.298 ;
|
|
; -2.368 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.296 ;
|
|
; -2.366 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.292 ;
|
|
; -2.364 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.290 ;
|
|
; -2.346 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.274 ;
|
|
; -2.344 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.273 ;
|
|
; -2.341 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.268 ;
|
|
; -2.341 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.270 ;
|
|
; -2.339 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.266 ;
|
|
; -2.338 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.267 ;
|
|
; -2.336 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.262 ;
|
|
; -2.334 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.260 ;
|
|
; -2.329 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.257 ;
|
|
; -2.317 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.246 ;
|
|
; -2.315 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.243 ;
|
|
; -2.308 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.236 ;
|
|
; -2.304 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.233 ;
|
|
; -2.298 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.227 ;
|
|
; -2.297 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.076 ; 3.220 ;
|
|
; -2.292 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.219 ;
|
|
; -2.290 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.217 ;
|
|
; -2.287 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.216 ;
|
|
; -2.284 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.212 ;
|
|
; -2.282 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.210 ;
|
|
; -2.278 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.204 ;
|
|
; -2.276 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.202 ;
|
|
; -2.268 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.074 ; 3.193 ;
|
|
; -2.267 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.196 ;
|
|
; -2.267 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.195 ;
|
|
; -2.266 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.195 ;
|
|
; -2.265 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[12] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.074 ; 3.190 ;
|
|
; -2.264 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.074 ; 3.189 ;
|
|
; -2.262 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.188 ;
|
|
; -2.260 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.188 ;
|
|
; -2.252 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.179 ;
|
|
; -2.250 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.072 ; 3.177 ;
|
|
; -2.238 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.069 ; 3.168 ;
|
|
; -2.238 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.167 ;
|
|
; -2.238 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.167 ;
|
|
; -2.237 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.165 ;
|
|
; -2.235 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.071 ; 3.163 ;
|
|
; -2.230 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.073 ; 3.156 ;
|
|
; -2.228 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.070 ; 3.157 ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 0C Model Setup: 'FreqDivider:inst1|clkOut' ;
|
|
+--------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+--------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; -0.650 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.073 ; 1.576 ;
|
|
; -0.577 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.073 ; 1.503 ;
|
|
; -0.549 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.073 ; 1.475 ;
|
|
; -0.287 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.305 ; 1.591 ;
|
|
; -0.243 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.305 ; 1.547 ;
|
|
; -0.198 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.305 ; 1.502 ;
|
|
; -0.147 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.073 ; 1.073 ;
|
|
; -0.113 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.073 ; 1.039 ;
|
|
; 0.124 ; CounterUpDown4:inst|s_count[3] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.089 ; 0.786 ;
|
|
; 0.243 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[0] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.073 ; 0.683 ;
|
|
+--------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 0C Model Hold: 'FreqDivider:inst1|clkOut' ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; 0.364 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[0] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.073 ; 0.608 ;
|
|
; 0.406 ; CounterUpDown4:inst|s_count[3] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.089 ; 0.666 ;
|
|
; 0.521 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.467 ; 1.159 ;
|
|
; 0.595 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.467 ; 1.233 ;
|
|
; 0.605 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.073 ; 0.849 ;
|
|
; 0.605 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.467 ; 1.243 ;
|
|
; 0.626 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.073 ; 0.870 ;
|
|
; 0.889 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.073 ; 1.133 ;
|
|
; 0.890 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.073 ; 1.134 ;
|
|
; 0.900 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.073 ; 1.144 ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Slow 1200mV 0C Model Hold: 'CLOCK_50' ;
|
|
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; 0.596 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.840 ;
|
|
; 0.597 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.841 ;
|
|
; 0.597 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.841 ;
|
|
; 0.599 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.842 ;
|
|
; 0.600 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.843 ;
|
|
; 0.600 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.843 ;
|
|
; 0.600 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[1] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.844 ;
|
|
; 0.601 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.844 ;
|
|
; 0.601 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.845 ;
|
|
; 0.601 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.845 ;
|
|
; 0.602 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.846 ;
|
|
; 0.603 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.846 ;
|
|
; 0.603 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.846 ;
|
|
; 0.603 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.847 ;
|
|
; 0.603 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.847 ;
|
|
; 0.603 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.847 ;
|
|
; 0.604 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.847 ;
|
|
; 0.605 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.848 ;
|
|
; 0.605 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 0.848 ;
|
|
; 0.622 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[0] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 0.866 ;
|
|
; 0.883 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.127 ;
|
|
; 0.885 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.128 ;
|
|
; 0.886 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.129 ;
|
|
; 0.887 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.131 ;
|
|
; 0.888 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.132 ;
|
|
; 0.888 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.132 ;
|
|
; 0.889 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[1] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.133 ;
|
|
; 0.890 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.133 ;
|
|
; 0.890 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.134 ;
|
|
; 0.891 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.135 ;
|
|
; 0.891 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.135 ;
|
|
; 0.892 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.135 ;
|
|
; 0.893 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.136 ;
|
|
; 0.893 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.136 ;
|
|
; 0.900 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.144 ;
|
|
; 0.901 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.145 ;
|
|
; 0.902 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.146 ;
|
|
; 0.904 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.147 ;
|
|
; 0.904 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.147 ;
|
|
; 0.979 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.075 ; 1.225 ;
|
|
; 0.982 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.226 ;
|
|
; 0.982 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.226 ;
|
|
; 0.984 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.227 ;
|
|
; 0.985 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.228 ;
|
|
; 0.986 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.230 ;
|
|
; 0.987 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.231 ;
|
|
; 0.989 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.232 ;
|
|
; 0.989 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.232 ;
|
|
; 0.993 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.237 ;
|
|
; 0.996 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.239 ;
|
|
; 0.997 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.241 ;
|
|
; 0.998 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.242 ;
|
|
; 0.999 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.243 ;
|
|
; 1.000 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.243 ;
|
|
; 1.000 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.243 ;
|
|
; 1.000 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.244 ;
|
|
; 1.001 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.245 ;
|
|
; 1.003 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.246 ;
|
|
; 1.003 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.246 ;
|
|
; 1.010 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.254 ;
|
|
; 1.012 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.256 ;
|
|
; 1.014 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.257 ;
|
|
; 1.040 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.074 ; 1.285 ;
|
|
; 1.050 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.293 ;
|
|
; 1.054 ; FreqDivider:inst1|s_counter[16] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.297 ;
|
|
; 1.060 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.074 ; 1.305 ;
|
|
; 1.061 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.304 ;
|
|
; 1.066 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.309 ;
|
|
; 1.092 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.336 ;
|
|
; 1.092 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.336 ;
|
|
; 1.095 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.338 ;
|
|
; 1.096 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.340 ;
|
|
; 1.099 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.342 ;
|
|
; 1.099 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.342 ;
|
|
; 1.103 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.347 ;
|
|
; 1.103 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.347 ;
|
|
; 1.107 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.350 ;
|
|
; 1.109 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.353 ;
|
|
; 1.110 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.353 ;
|
|
; 1.110 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.353 ;
|
|
; 1.110 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.354 ;
|
|
; 1.111 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.355 ;
|
|
; 1.111 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.355 ;
|
|
; 1.113 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.356 ;
|
|
; 1.114 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.358 ;
|
|
; 1.121 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.365 ;
|
|
; 1.122 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.366 ;
|
|
; 1.125 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.369 ;
|
|
; 1.150 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.074 ; 1.395 ;
|
|
; 1.158 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.074 ; 1.403 ;
|
|
; 1.170 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.074 ; 1.415 ;
|
|
; 1.171 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.414 ;
|
|
; 1.176 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.419 ;
|
|
; 1.202 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.446 ;
|
|
; 1.206 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.450 ;
|
|
; 1.207 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.073 ; 1.451 ;
|
|
; 1.207 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.450 ;
|
|
; 1.208 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.451 ;
|
|
; 1.209 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.452 ;
|
|
; 1.209 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.072 ; 1.452 ;
|
|
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
|
|
|
|
----------------------------------------------
|
|
; Slow 1200mV 0C Model Metastability Summary ;
|
|
----------------------------------------------
|
|
No synchronizer chains to report.
|
|
|
|
|
|
+---------------------------------------------------+
|
|
; Fast 1200mV 0C Model Setup Summary ;
|
|
+--------------------------+--------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+--------+---------------+
|
|
; CLOCK_50 ; -1.587 ; -18.604 ;
|
|
; FreqDivider:inst1|clkOut ; 0.109 ; 0.000 ;
|
|
+--------------------------+--------+---------------+
|
|
|
|
|
|
+--------------------------------------------------+
|
|
; Fast 1200mV 0C Model Hold Summary ;
|
|
+--------------------------+-------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+-------+---------------+
|
|
; FreqDivider:inst1|clkOut ; 0.188 ; 0.000 ;
|
|
; CLOCK_50 ; 0.297 ; 0.000 ;
|
|
+--------------------------+-------+---------------+
|
|
|
|
|
|
-----------------------------------------
|
|
; Fast 1200mV 0C Model Recovery Summary ;
|
|
-----------------------------------------
|
|
No paths to report.
|
|
|
|
|
|
----------------------------------------
|
|
; Fast 1200mV 0C Model Removal Summary ;
|
|
----------------------------------------
|
|
No paths to report.
|
|
|
|
|
|
+---------------------------------------------------+
|
|
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
|
|
+--------------------------+--------+---------------+
|
|
; Clock ; Slack ; End Point TNS ;
|
|
+--------------------------+--------+---------------+
|
|
; CLOCK_50 ; -3.000 ; -38.022 ;
|
|
; FreqDivider:inst1|clkOut ; -1.000 ; -4.000 ;
|
|
+--------------------------+--------+---------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Fast 1200mV 0C Model Setup: 'CLOCK_50' ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
; -1.587 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.534 ;
|
|
; -1.586 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.533 ;
|
|
; -1.512 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.459 ;
|
|
; -1.510 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.455 ;
|
|
; -1.466 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.411 ;
|
|
; -1.458 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.403 ;
|
|
; -1.452 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.399 ;
|
|
; -1.435 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.380 ;
|
|
; -1.423 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.368 ;
|
|
; -1.420 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.365 ;
|
|
; -1.419 ; FreqDivider:inst1|s_counter[13] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.366 ;
|
|
; -1.401 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.346 ;
|
|
; -1.395 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.340 ;
|
|
; -1.365 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.312 ;
|
|
; -1.360 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.307 ;
|
|
; -1.348 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.293 ;
|
|
; -1.340 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.287 ;
|
|
; -1.308 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.255 ;
|
|
; -1.301 ; FreqDivider:inst1|s_counter[18] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.246 ;
|
|
; -1.277 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.224 ;
|
|
; -1.276 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.221 ;
|
|
; -1.265 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.210 ;
|
|
; -1.243 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.190 ;
|
|
; -1.241 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.188 ;
|
|
; -1.238 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.185 ;
|
|
; -1.235 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.182 ;
|
|
; -1.191 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.138 ;
|
|
; -1.144 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.089 ;
|
|
; -1.138 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.083 ;
|
|
; -1.115 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 2.062 ;
|
|
; -1.081 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.026 ;
|
|
; -1.072 ; FreqDivider:inst1|s_counter[16] ; FreqDivider:inst1|clkOut ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 2.017 ;
|
|
; -0.957 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.904 ;
|
|
; -0.954 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.901 ;
|
|
; -0.952 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.899 ;
|
|
; -0.942 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.889 ;
|
|
; -0.941 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.888 ;
|
|
; -0.940 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.887 ;
|
|
; -0.939 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.886 ;
|
|
; -0.909 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.856 ;
|
|
; -0.892 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.839 ;
|
|
; -0.886 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.833 ;
|
|
; -0.881 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.828 ;
|
|
; -0.867 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.814 ;
|
|
; -0.866 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.813 ;
|
|
; -0.865 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.810 ;
|
|
; -0.865 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.812 ;
|
|
; -0.864 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.811 ;
|
|
; -0.863 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.808 ;
|
|
; -0.845 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.792 ;
|
|
; -0.844 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.791 ;
|
|
; -0.843 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.790 ;
|
|
; -0.842 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.789 ;
|
|
; -0.839 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.786 ;
|
|
; -0.839 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.786 ;
|
|
; -0.833 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.780 ;
|
|
; -0.832 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.779 ;
|
|
; -0.829 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.776 ;
|
|
; -0.827 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.774 ;
|
|
; -0.827 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.774 ;
|
|
; -0.826 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.773 ;
|
|
; -0.821 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.766 ;
|
|
; -0.821 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.768 ;
|
|
; -0.819 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.764 ;
|
|
; -0.818 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.765 ;
|
|
; -0.818 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.765 ;
|
|
; -0.813 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.758 ;
|
|
; -0.811 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.756 ;
|
|
; -0.810 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[16] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.757 ;
|
|
; -0.807 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.754 ;
|
|
; -0.805 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.752 ;
|
|
; -0.801 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.746 ;
|
|
; -0.797 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.744 ;
|
|
; -0.794 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.740 ;
|
|
; -0.791 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[12] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.737 ;
|
|
; -0.791 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.738 ;
|
|
; -0.790 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.735 ;
|
|
; -0.789 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.735 ;
|
|
; -0.789 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.734 ;
|
|
; -0.788 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.733 ;
|
|
; -0.788 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.733 ;
|
|
; -0.788 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[6] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.733 ;
|
|
; -0.786 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.731 ;
|
|
; -0.782 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.728 ;
|
|
; -0.781 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.727 ;
|
|
; -0.780 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.727 ;
|
|
; -0.779 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.726 ;
|
|
; -0.779 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[12] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.725 ;
|
|
; -0.778 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[12] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.724 ;
|
|
; -0.777 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[18] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.724 ;
|
|
; -0.777 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.723 ;
|
|
; -0.776 ; FreqDivider:inst1|s_counter[12] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.041 ; 1.722 ;
|
|
; -0.775 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.722 ;
|
|
; -0.775 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.720 ;
|
|
; -0.774 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[24] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.721 ;
|
|
; -0.774 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.721 ;
|
|
; -0.774 ; FreqDivider:inst1|s_counter[13] ; FreqDivider:inst1|s_counter[20] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.721 ;
|
|
; -0.773 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.042 ; 1.718 ;
|
|
; -0.772 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.719 ;
|
|
; -0.772 ; FreqDivider:inst1|s_counter[13] ; FreqDivider:inst1|s_counter[21] ; CLOCK_50 ; CLOCK_50 ; 1.000 ; -0.040 ; 1.719 ;
|
|
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
|
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Fast 1200mV 0C Model Setup: 'FreqDivider:inst1|clkOut' ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; 0.109 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.042 ; 0.836 ;
|
|
; 0.156 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.042 ; 0.789 ;
|
|
; 0.187 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.042 ; 0.758 ;
|
|
; 0.299 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.152 ; 0.840 ;
|
|
; 0.313 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.152 ; 0.826 ;
|
|
; 0.360 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; 0.152 ; 0.779 ;
|
|
; 0.371 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.042 ; 0.574 ;
|
|
; 0.394 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.042 ; 0.551 ;
|
|
; 0.528 ; CounterUpDown4:inst|s_count[3] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.050 ; 0.409 ;
|
|
; 0.586 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[0] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 1.000 ; -0.042 ; 0.359 ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Fast 1200mV 0C Model Hold: 'FreqDivider:inst1|clkOut' ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
; 0.188 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[0] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.042 ; 0.314 ;
|
|
; 0.204 ; CounterUpDown4:inst|s_count[3] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.050 ; 0.338 ;
|
|
; 0.277 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.244 ; 0.605 ;
|
|
; 0.302 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.042 ; 0.428 ;
|
|
; 0.311 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.244 ; 0.639 ;
|
|
; 0.320 ; CounterUpDown4:inst|s_count[2] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.042 ; 0.446 ;
|
|
; 0.323 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[3] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.244 ; 0.651 ;
|
|
; 0.450 ; CounterUpDown4:inst|s_count[1] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.042 ; 0.576 ;
|
|
; 0.459 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[1] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.042 ; 0.585 ;
|
|
; 0.462 ; CounterUpDown4:inst|s_count[0] ; CounterUpDown4:inst|s_count[2] ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 0.000 ; 0.042 ; 0.588 ;
|
|
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Fast 1200mV 0C Model Hold: 'CLOCK_50' ;
|
|
+-------+---------------------------------+---------------------------------+--------------------------+-------------+--------------+------------+------------+
|
|
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
|
|
+-------+---------------------------------+---------------------------------+--------------------------+-------------+--------------+------------+------------+
|
|
; 0.297 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.423 ;
|
|
; 0.298 ; FreqDivider:inst1|s_counter[31] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.424 ;
|
|
; 0.298 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.424 ;
|
|
; 0.298 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.424 ;
|
|
; 0.299 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.425 ;
|
|
; 0.299 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.425 ;
|
|
; 0.299 ; FreqDivider:inst1|s_counter[17] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.425 ;
|
|
; 0.299 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.425 ;
|
|
; 0.299 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[1] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.425 ;
|
|
; 0.300 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.426 ;
|
|
; 0.300 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.426 ;
|
|
; 0.300 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.426 ;
|
|
; 0.300 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.426 ;
|
|
; 0.300 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.426 ;
|
|
; 0.301 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.427 ;
|
|
; 0.301 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.427 ;
|
|
; 0.301 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.427 ;
|
|
; 0.302 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.428 ;
|
|
; 0.302 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.428 ;
|
|
; 0.310 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[0] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.436 ;
|
|
; 0.391 ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; CLOCK_50 ; 0.000 ; 1.651 ; 2.261 ;
|
|
; 0.447 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.573 ;
|
|
; 0.448 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.574 ;
|
|
; 0.448 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.574 ;
|
|
; 0.448 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.574 ;
|
|
; 0.448 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.574 ;
|
|
; 0.449 ; FreqDivider:inst1|s_counter[9] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.575 ;
|
|
; 0.449 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.575 ;
|
|
; 0.457 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[1] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.583 ;
|
|
; 0.458 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.584 ;
|
|
; 0.458 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.584 ;
|
|
; 0.459 ; FreqDivider:inst1|s_counter[30] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.585 ;
|
|
; 0.459 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.585 ;
|
|
; 0.460 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.586 ;
|
|
; 0.460 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.586 ;
|
|
; 0.460 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[2] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.586 ;
|
|
; 0.461 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.587 ;
|
|
; 0.461 ; FreqDivider:inst1|s_counter[8] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.587 ;
|
|
; 0.463 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.589 ;
|
|
; 0.463 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.589 ;
|
|
; 0.507 ; FreqDivider:inst1|s_counter[15] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.044 ; 0.635 ;
|
|
; 0.510 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.636 ;
|
|
; 0.510 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.636 ;
|
|
; 0.511 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.637 ;
|
|
; 0.511 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.637 ;
|
|
; 0.511 ; FreqDivider:inst1|s_counter[29] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.637 ;
|
|
; 0.511 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.637 ;
|
|
; 0.512 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.638 ;
|
|
; 0.512 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.638 ;
|
|
; 0.513 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.639 ;
|
|
; 0.514 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.640 ;
|
|
; 0.514 ; FreqDivider:inst1|s_counter[7] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.640 ;
|
|
; 0.514 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.640 ;
|
|
; 0.515 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.641 ;
|
|
; 0.515 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.641 ;
|
|
; 0.523 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[3] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.649 ;
|
|
; 0.524 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.650 ;
|
|
; 0.525 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.651 ;
|
|
; 0.525 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.651 ;
|
|
; 0.526 ; FreqDivider:inst1|s_counter[28] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.652 ;
|
|
; 0.526 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.652 ;
|
|
; 0.526 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[4] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.652 ;
|
|
; 0.527 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.041 ; 0.652 ;
|
|
; 0.528 ; FreqDivider:inst1|s_counter[16] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.654 ;
|
|
; 0.528 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.654 ;
|
|
; 0.528 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.654 ;
|
|
; 0.529 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.655 ;
|
|
; 0.542 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.668 ;
|
|
; 0.544 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.670 ;
|
|
; 0.545 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.671 ;
|
|
; 0.576 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.702 ;
|
|
; 0.576 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.702 ;
|
|
; 0.577 ; FreqDivider:inst1|s_counter[1] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.703 ;
|
|
; 0.577 ; FreqDivider:inst1|s_counter[27] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.703 ;
|
|
; 0.578 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.704 ;
|
|
; 0.578 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[29] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.704 ;
|
|
; 0.578 ; FreqDivider:inst1|s_counter[21] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.704 ;
|
|
; 0.579 ; FreqDivider:inst1|s_counter[5] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.705 ;
|
|
; 0.579 ; FreqDivider:inst1|s_counter[3] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.705 ;
|
|
; 0.581 ; FreqDivider:inst1|s_counter[23] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.707 ;
|
|
; 0.581 ; FreqDivider:inst1|s_counter[25] ; FreqDivider:inst1|s_counter[30] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.707 ;
|
|
; 0.582 ; FreqDivider:inst1|s_counter[20] ; FreqDivider:inst1|s_counter[23] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.708 ;
|
|
; 0.588 ; FreqDivider:inst1|s_counter[11] ; FreqDivider:inst1|s_counter[11] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.041 ; 0.713 ;
|
|
; 0.589 ; FreqDivider:inst1|s_counter[0] ; FreqDivider:inst1|s_counter[5] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.715 ;
|
|
; 0.590 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[7] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.716 ;
|
|
; 0.591 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[17] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.043 ; 0.718 ;
|
|
; 0.591 ; FreqDivider:inst1|s_counter[10] ; FreqDivider:inst1|s_counter[15] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.717 ;
|
|
; 0.591 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.717 ;
|
|
; 0.591 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[9] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.717 ;
|
|
; 0.592 ; FreqDivider:inst1|s_counter[26] ; FreqDivider:inst1|s_counter[31] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.718 ;
|
|
; 0.593 ; FreqDivider:inst1|s_counter[2] ; FreqDivider:inst1|s_counter[8] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.719 ;
|
|
; 0.594 ; FreqDivider:inst1|s_counter[14] ; FreqDivider:inst1|s_counter[14] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.041 ; 0.719 ;
|
|
; 0.594 ; FreqDivider:inst1|s_counter[6] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.720 ;
|
|
; 0.594 ; FreqDivider:inst1|s_counter[4] ; FreqDivider:inst1|s_counter[10] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.720 ;
|
|
; 0.597 ; FreqDivider:inst1|s_counter[19] ; FreqDivider:inst1|s_counter[19] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.723 ;
|
|
; 0.608 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[27] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.734 ;
|
|
; 0.610 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[25] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.736 ;
|
|
; 0.611 ; FreqDivider:inst1|s_counter[24] ; FreqDivider:inst1|s_counter[28] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.737 ;
|
|
; 0.613 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[22] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.739 ;
|
|
; 0.613 ; FreqDivider:inst1|s_counter[22] ; FreqDivider:inst1|s_counter[26] ; CLOCK_50 ; CLOCK_50 ; 0.000 ; 0.042 ; 0.739 ;
|
|
+-------+---------------------------------+---------------------------------+--------------------------+-------------+--------------+------------+------------+
|
|
|
|
|
|
----------------------------------------------
|
|
; Fast 1200mV 0C Model Metastability Summary ;
|
|
----------------------------------------------
|
|
No synchronizer chains to report.
|
|
|
|
|
|
+----------------------------------------------------------------------------------------+
|
|
; Multicorner Timing Analysis Summary ;
|
|
+---------------------------+---------+-------+----------+---------+---------------------+
|
|
; Clock ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
|
|
+---------------------------+---------+-------+----------+---------+---------------------+
|
|
; Worst-case Slack ; -4.122 ; 0.188 ; N/A ; N/A ; -3.000 ;
|
|
; CLOCK_50 ; -4.122 ; 0.297 ; N/A ; N/A ; -3.000 ;
|
|
; FreqDivider:inst1|clkOut ; -0.839 ; 0.188 ; N/A ; N/A ; -1.285 ;
|
|
; Design-wide TNS ; -71.248 ; 0.0 ; 0.0 ; 0.0 ; -50.545 ;
|
|
; CLOCK_50 ; -69.260 ; 0.000 ; N/A ; N/A ; -45.405 ;
|
|
; FreqDivider:inst1|clkOut ; -1.988 ; 0.000 ; N/A ; N/A ; -5.140 ;
|
|
+---------------------------+---------+-------+----------+---------+---------------------+
|
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Board Trace Model Assignments ;
|
|
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
|
|
; Pin ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
|
|
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
|
|
; HEX0[6] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; HEX0[5] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; HEX0[4] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; HEX0[3] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; HEX0[2] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; HEX0[1] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; HEX0[0] ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; ~ALTERA_DCLK~ ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
; ~ALTERA_nCEO~ ; 2.5 V ; 0 in ; 0 H/in ; 0 F/in ; short ; - ; open ; open ; open ; 0 in ; 0 H/in ; 0 F/in ; short ; open ; open ; open ; 0 V ; - ; n/a ; n/a ; n/a ;
|
|
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
|
|
|
|
|
|
+----------------------------------------------------------------------------+
|
|
; Input Transition Times ;
|
|
+-------------------------+--------------+-----------------+-----------------+
|
|
; Pin ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
|
|
+-------------------------+--------------+-----------------+-----------------+
|
|
; SW[0] ; 2.5 V ; 2000 ps ; 2000 ps ;
|
|
; KEY[1] ; 2.5 V ; 2000 ps ; 2000 ps ;
|
|
; CLOCK_50 ; 2.5 V ; 2000 ps ; 2000 ps ;
|
|
; ~ALTERA_ASDO_DATA1~ ; 2.5 V ; 2000 ps ; 2000 ps ;
|
|
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V ; 2000 ps ; 2000 ps ;
|
|
; ~ALTERA_DATA0~ ; 2.5 V ; 2000 ps ; 2000 ps ;
|
|
+-------------------------+--------------+-----------------+-----------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Signal Integrity Metrics (Slow 1200mv 0c Model) ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
; Pin ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
; HEX0[6] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 3.07e-09 V ; 2.38 V ; -0.0144 V ; 0.227 V ; 0.024 V ; 3.14e-10 s ; 3.39e-10 s ; Yes ; Yes ; 2.32 V ; 3.07e-09 V ; 2.38 V ; -0.0144 V ; 0.227 V ; 0.024 V ; 3.14e-10 s ; 3.39e-10 s ; Yes ; Yes ;
|
|
; HEX0[5] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 3.07e-09 V ; 2.33 V ; -0.00496 V ; 0.223 V ; 0.086 V ; 2.9e-09 s ; 2.73e-09 s ; Yes ; Yes ; 2.32 V ; 3.07e-09 V ; 2.33 V ; -0.00496 V ; 0.223 V ; 0.086 V ; 2.9e-09 s ; 2.73e-09 s ; Yes ; Yes ;
|
|
; HEX0[4] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 3.07e-09 V ; 2.38 V ; -0.0144 V ; 0.227 V ; 0.024 V ; 3.14e-10 s ; 3.39e-10 s ; Yes ; Yes ; 2.32 V ; 3.07e-09 V ; 2.38 V ; -0.0144 V ; 0.227 V ; 0.024 V ; 3.14e-10 s ; 3.39e-10 s ; Yes ; Yes ;
|
|
; HEX0[3] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 3.07e-09 V ; 2.38 V ; -0.0144 V ; 0.227 V ; 0.024 V ; 3.14e-10 s ; 3.39e-10 s ; Yes ; Yes ; 2.32 V ; 3.07e-09 V ; 2.38 V ; -0.0144 V ; 0.227 V ; 0.024 V ; 3.14e-10 s ; 3.39e-10 s ; Yes ; Yes ;
|
|
; HEX0[2] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.49e-09 V ; 2.38 V ; -0.00552 V ; 0.096 V ; 0.019 V ; 4.18e-10 s ; 3.59e-10 s ; No ; Yes ; 2.32 V ; 4.49e-09 V ; 2.38 V ; -0.00552 V ; 0.096 V ; 0.019 V ; 4.18e-10 s ; 3.59e-10 s ; No ; Yes ;
|
|
; HEX0[1] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.49e-09 V ; 2.33 V ; -0.00467 V ; 0.226 V ; 0.087 V ; 2.91e-09 s ; 2.74e-09 s ; Yes ; Yes ; 2.32 V ; 4.49e-09 V ; 2.33 V ; -0.00467 V ; 0.226 V ; 0.087 V ; 2.91e-09 s ; 2.74e-09 s ; Yes ; Yes ;
|
|
; HEX0[0] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.49e-09 V ; 2.38 V ; -0.00552 V ; 0.096 V ; 0.019 V ; 4.18e-10 s ; 3.59e-10 s ; No ; Yes ; 2.32 V ; 4.49e-09 V ; 2.38 V ; -0.00552 V ; 0.096 V ; 0.019 V ; 4.18e-10 s ; 3.59e-10 s ; No ; Yes ;
|
|
; ~ALTERA_DCLK~ ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 2.67e-09 V ; 2.38 V ; -0.0485 V ; 0.167 V ; 0.096 V ; 2.95e-10 s ; 2.73e-10 s ; Yes ; Yes ; 2.32 V ; 2.67e-09 V ; 2.38 V ; -0.0485 V ; 0.167 V ; 0.096 V ; 2.95e-10 s ; 2.73e-10 s ; Yes ; Yes ;
|
|
; ~ALTERA_nCEO~ ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.18e-09 V ; 2.38 V ; -0.00483 V ; 0.152 V ; 0.012 V ; 4.81e-10 s ; 6.29e-10 s ; Yes ; Yes ; 2.32 V ; 4.18e-09 V ; 2.38 V ; -0.00483 V ; 0.152 V ; 0.012 V ; 4.81e-10 s ; 6.29e-10 s ; Yes ; Yes ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Signal Integrity Metrics (Slow 1200mv 85c Model) ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
; Pin ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
; HEX0[6] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.67e-07 V ; 2.36 V ; -0.00552 V ; 0.11 V ; 0.007 V ; 4.54e-10 s ; 4.35e-10 s ; Yes ; Yes ; 2.32 V ; 4.67e-07 V ; 2.36 V ; -0.00552 V ; 0.11 V ; 0.007 V ; 4.54e-10 s ; 4.35e-10 s ; Yes ; Yes ;
|
|
; HEX0[5] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.67e-07 V ; 2.33 V ; -0.00269 V ; 0.13 V ; 0.055 V ; 3.54e-09 s ; 3.29e-09 s ; Yes ; Yes ; 2.32 V ; 4.67e-07 V ; 2.33 V ; -0.00269 V ; 0.13 V ; 0.055 V ; 3.54e-09 s ; 3.29e-09 s ; Yes ; Yes ;
|
|
; HEX0[4] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.67e-07 V ; 2.36 V ; -0.00552 V ; 0.11 V ; 0.007 V ; 4.54e-10 s ; 4.35e-10 s ; Yes ; Yes ; 2.32 V ; 4.67e-07 V ; 2.36 V ; -0.00552 V ; 0.11 V ; 0.007 V ; 4.54e-10 s ; 4.35e-10 s ; Yes ; Yes ;
|
|
; HEX0[3] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 4.67e-07 V ; 2.36 V ; -0.00552 V ; 0.11 V ; 0.007 V ; 4.54e-10 s ; 4.35e-10 s ; Yes ; Yes ; 2.32 V ; 4.67e-07 V ; 2.36 V ; -0.00552 V ; 0.11 V ; 0.007 V ; 4.54e-10 s ; 4.35e-10 s ; Yes ; Yes ;
|
|
; HEX0[2] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 6.92e-07 V ; 2.35 V ; -0.00996 V ; 0.121 V ; 0.03 V ; 4.64e-10 s ; 4.47e-10 s ; Yes ; Yes ; 2.32 V ; 6.92e-07 V ; 2.35 V ; -0.00996 V ; 0.121 V ; 0.03 V ; 4.64e-10 s ; 4.47e-10 s ; Yes ; Yes ;
|
|
; HEX0[1] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 6.92e-07 V ; 2.33 V ; -0.00265 V ; 0.133 V ; 0.056 V ; 3.55e-09 s ; 3.31e-09 s ; Yes ; Yes ; 2.32 V ; 6.92e-07 V ; 2.33 V ; -0.00265 V ; 0.133 V ; 0.056 V ; 3.55e-09 s ; 3.31e-09 s ; Yes ; Yes ;
|
|
; HEX0[0] ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 6.92e-07 V ; 2.35 V ; -0.00996 V ; 0.121 V ; 0.03 V ; 4.64e-10 s ; 4.47e-10 s ; Yes ; Yes ; 2.32 V ; 6.92e-07 V ; 2.35 V ; -0.00996 V ; 0.121 V ; 0.03 V ; 4.64e-10 s ; 4.47e-10 s ; Yes ; Yes ;
|
|
; ~ALTERA_DCLK~ ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 3.75e-07 V ; 2.35 V ; -0.0109 V ; 0.084 V ; 0.027 V ; 4.31e-10 s ; 3.61e-10 s ; Yes ; Yes ; 2.32 V ; 3.75e-07 V ; 2.35 V ; -0.0109 V ; 0.084 V ; 0.027 V ; 4.31e-10 s ; 3.61e-10 s ; Yes ; Yes ;
|
|
; ~ALTERA_nCEO~ ; 2.5 V ; 0 s ; 0 s ; 2.32 V ; 6.15e-07 V ; 2.35 V ; -0.00712 V ; 0.093 V ; 0.02 V ; 6.21e-10 s ; 7.9e-10 s ; Yes ; Yes ; 2.32 V ; 6.15e-07 V ; 2.35 V ; -0.00712 V ; 0.093 V ; 0.02 V ; 6.21e-10 s ; 7.9e-10 s ; Yes ; Yes ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
|
; Signal Integrity Metrics (Fast 1200mv 0c Model) ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
; Pin ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
; HEX0[6] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 2.74e-08 V ; 2.73 V ; -0.0384 V ; 0.169 V ; 0.089 V ; 2.7e-10 s ; 2.62e-10 s ; Yes ; Yes ; 2.62 V ; 2.74e-08 V ; 2.73 V ; -0.0384 V ; 0.169 V ; 0.089 V ; 2.7e-10 s ; 2.62e-10 s ; Yes ; Yes ;
|
|
; HEX0[5] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 2.74e-08 V ; 2.64 V ; -0.0117 V ; 0.202 V ; 0.176 V ; 2.38e-09 s ; 2.22e-09 s ; No ; Yes ; 2.62 V ; 2.74e-08 V ; 2.64 V ; -0.0117 V ; 0.202 V ; 0.176 V ; 2.38e-09 s ; 2.22e-09 s ; No ; Yes ;
|
|
; HEX0[4] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 2.74e-08 V ; 2.73 V ; -0.0384 V ; 0.169 V ; 0.089 V ; 2.7e-10 s ; 2.62e-10 s ; Yes ; Yes ; 2.62 V ; 2.74e-08 V ; 2.73 V ; -0.0384 V ; 0.169 V ; 0.089 V ; 2.7e-10 s ; 2.62e-10 s ; Yes ; Yes ;
|
|
; HEX0[3] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 2.74e-08 V ; 2.73 V ; -0.0384 V ; 0.169 V ; 0.089 V ; 2.7e-10 s ; 2.62e-10 s ; Yes ; Yes ; 2.62 V ; 2.74e-08 V ; 2.73 V ; -0.0384 V ; 0.169 V ; 0.089 V ; 2.7e-10 s ; 2.62e-10 s ; Yes ; Yes ;
|
|
; HEX0[2] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 4.05e-08 V ; 2.72 V ; -0.0349 V ; 0.173 V ; 0.1 V ; 2.72e-10 s ; 2.69e-10 s ; Yes ; Yes ; 2.62 V ; 4.05e-08 V ; 2.72 V ; -0.0349 V ; 0.173 V ; 0.1 V ; 2.72e-10 s ; 2.69e-10 s ; Yes ; Yes ;
|
|
; HEX0[1] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 4.05e-08 V ; 2.64 V ; -0.0113 V ; 0.208 V ; 0.179 V ; 2.38e-09 s ; 2.23e-09 s ; No ; Yes ; 2.62 V ; 4.05e-08 V ; 2.64 V ; -0.0113 V ; 0.208 V ; 0.179 V ; 2.38e-09 s ; 2.23e-09 s ; No ; Yes ;
|
|
; HEX0[0] ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 4.05e-08 V ; 2.72 V ; -0.0349 V ; 0.173 V ; 0.1 V ; 2.72e-10 s ; 2.69e-10 s ; Yes ; Yes ; 2.62 V ; 4.05e-08 V ; 2.72 V ; -0.0349 V ; 0.173 V ; 0.1 V ; 2.72e-10 s ; 2.69e-10 s ; Yes ; Yes ;
|
|
; ~ALTERA_DCLK~ ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 2.22e-08 V ; 2.74 V ; -0.06 V ; 0.158 V ; 0.08 V ; 2.68e-10 s ; 2.19e-10 s ; Yes ; Yes ; 2.62 V ; 2.22e-08 V ; 2.74 V ; -0.06 V ; 0.158 V ; 0.08 V ; 2.68e-10 s ; 2.19e-10 s ; Yes ; Yes ;
|
|
; ~ALTERA_nCEO~ ; 2.5 V ; 0 s ; 0 s ; 2.62 V ; 3.54e-08 V ; 2.7 V ; -0.00943 V ; 0.276 V ; 0.035 V ; 3.19e-10 s ; 4.99e-10 s ; No ; Yes ; 2.62 V ; 3.54e-08 V ; 2.7 V ; -0.00943 V ; 0.276 V ; 0.035 V ; 3.19e-10 s ; 4.99e-10 s ; No ; Yes ;
|
|
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------+
|
|
; Setup Transfers ;
|
|
+--------------------------+--------------------------+----------+----------+----------+----------+
|
|
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
|
|
+--------------------------+--------------------------+----------+----------+----------+----------+
|
|
; CLOCK_50 ; CLOCK_50 ; 953 ; 0 ; 0 ; 0 ;
|
|
; FreqDivider:inst1|clkOut ; CLOCK_50 ; 1 ; 1 ; 0 ; 0 ;
|
|
; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 10 ; 0 ; 0 ; 0 ;
|
|
+--------------------------+--------------------------+----------+----------+----------+----------+
|
|
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.
|
|
|
|
|
|
+-------------------------------------------------------------------------------------------------+
|
|
; Hold Transfers ;
|
|
+--------------------------+--------------------------+----------+----------+----------+----------+
|
|
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
|
|
+--------------------------+--------------------------+----------+----------+----------+----------+
|
|
; CLOCK_50 ; CLOCK_50 ; 953 ; 0 ; 0 ; 0 ;
|
|
; FreqDivider:inst1|clkOut ; CLOCK_50 ; 1 ; 1 ; 0 ; 0 ;
|
|
; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; 10 ; 0 ; 0 ; 0 ;
|
|
+--------------------------+--------------------------+----------+----------+----------+----------+
|
|
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.
|
|
|
|
|
|
---------------
|
|
; Report TCCS ;
|
|
---------------
|
|
No dedicated SERDES Transmitter circuitry present in device or used in design
|
|
|
|
|
|
---------------
|
|
; Report RSKM ;
|
|
---------------
|
|
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design
|
|
|
|
|
|
+------------------------------------------------+
|
|
; Unconstrained Paths Summary ;
|
|
+---------------------------------+-------+------+
|
|
; Property ; Setup ; Hold ;
|
|
+---------------------------------+-------+------+
|
|
; Illegal Clocks ; 0 ; 0 ;
|
|
; Unconstrained Clocks ; 0 ; 0 ;
|
|
; Unconstrained Input Ports ; 2 ; 2 ;
|
|
; Unconstrained Input Port Paths ; 7 ; 7 ;
|
|
; Unconstrained Output Ports ; 7 ; 7 ;
|
|
; Unconstrained Output Port Paths ; 28 ; 28 ;
|
|
+---------------------------------+-------+------+
|
|
|
|
|
|
+--------------------------------------------------------------------------+
|
|
; Clock Status Summary ;
|
|
+--------------------------+--------------------------+------+-------------+
|
|
; Target ; Clock ; Type ; Status ;
|
|
+--------------------------+--------------------------+------+-------------+
|
|
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
|
|
; FreqDivider:inst1|clkOut ; FreqDivider:inst1|clkOut ; Base ; Constrained ;
|
|
+--------------------------+--------------------------+------+-------------+
|
|
|
|
|
|
+---------------------------------------------------------------------------------------------------+
|
|
; Unconstrained Input Ports ;
|
|
+------------+--------------------------------------------------------------------------------------+
|
|
; Input Port ; Comment ;
|
|
+------------+--------------------------------------------------------------------------------------+
|
|
; KEY[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; SW[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
+------------+--------------------------------------------------------------------------------------+
|
|
|
|
|
|
+-----------------------------------------------------------------------------------------------------+
|
|
; Unconstrained Output Ports ;
|
|
+-------------+---------------------------------------------------------------------------------------+
|
|
; Output Port ; Comment ;
|
|
+-------------+---------------------------------------------------------------------------------------+
|
|
; HEX0[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
+-------------+---------------------------------------------------------------------------------------+
|
|
|
|
|
|
+---------------------------------------------------------------------------------------------------+
|
|
; Unconstrained Input Ports ;
|
|
+------------+--------------------------------------------------------------------------------------+
|
|
; Input Port ; Comment ;
|
|
+------------+--------------------------------------------------------------------------------------+
|
|
; KEY[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; SW[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
+------------+--------------------------------------------------------------------------------------+
|
|
|
|
|
|
+-----------------------------------------------------------------------------------------------------+
|
|
; Unconstrained Output Ports ;
|
|
+-------------+---------------------------------------------------------------------------------------+
|
|
; Output Port ; Comment ;
|
|
+-------------+---------------------------------------------------------------------------------------+
|
|
; HEX0[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
; HEX0[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
|
|
+-------------+---------------------------------------------------------------------------------------+
|
|
|
|
|
|
+--------------------------+
|
|
; Timing Analyzer Messages ;
|
|
+--------------------------+
|
|
Info: *******************************************************************
|
|
Info: Running Quartus Prime Timing Analyzer
|
|
Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
|
|
Info: Processing started: Mon Mar 20 13:15:31 2023
|
|
Info: Command: quartus_sta CounterDemo -c CounterDemo
|
|
Info: qsta_default_script.tcl version: #1
|
|
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
|
|
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
|
|
Info (21077): Low junction temperature is 0 degrees C
|
|
Info (21077): High junction temperature is 85 degrees C
|
|
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CounterDemo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
|
|
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
|
|
Info (332105): Deriving Clocks
|
|
Info (332105): create_clock -period 1.000 -name FreqDivider:inst1|clkOut FreqDivider:inst1|clkOut
|
|
Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
|
|
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
|
|
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
|
|
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
|
|
Info: Analyzing Slow 1200mV 85C Model
|
|
Critical Warning (332148): Timing requirements not met
|
|
Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
|
|
Info (332146): Worst-case setup slack is -4.122
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): -4.122 -69.260 CLOCK_50
|
|
Info (332119): -0.839 -1.988 FreqDivider:inst1|clkOut
|
|
Info (332146): Worst-case hold slack is 0.408
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): 0.408 0.000 FreqDivider:inst1|clkOut
|
|
Info (332119): 0.652 0.000 CLOCK_50
|
|
Info (332140): No Recovery paths to report
|
|
Info (332140): No Removal paths to report
|
|
Info (332146): Worst-case minimum pulse width slack is -3.000
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): -3.000 -45.405 CLOCK_50
|
|
Info (332119): -1.285 -5.140 FreqDivider:inst1|clkOut
|
|
Info: Analyzing Slow 1200mV 0C Model
|
|
Info (334003): Started post-fitting delay annotation
|
|
Info (334004): Delay annotation completed successfully
|
|
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
|
|
Critical Warning (332148): Timing requirements not met
|
|
Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
|
|
Info (332146): Worst-case setup slack is -3.714
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): -3.714 -59.180 CLOCK_50
|
|
Info (332119): -0.650 -1.486 FreqDivider:inst1|clkOut
|
|
Info (332146): Worst-case hold slack is 0.364
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): 0.364 0.000 FreqDivider:inst1|clkOut
|
|
Info (332119): 0.596 0.000 CLOCK_50
|
|
Info (332140): No Recovery paths to report
|
|
Info (332140): No Removal paths to report
|
|
Info (332146): Worst-case minimum pulse width slack is -3.000
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): -3.000 -45.405 CLOCK_50
|
|
Info (332119): -1.285 -5.140 FreqDivider:inst1|clkOut
|
|
Info: Analyzing Fast 1200mV 0C Model
|
|
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
|
|
Critical Warning (332148): Timing requirements not met
|
|
Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
|
|
Info (332146): Worst-case setup slack is -1.587
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): -1.587 -18.604 CLOCK_50
|
|
Info (332119): 0.109 0.000 FreqDivider:inst1|clkOut
|
|
Info (332146): Worst-case hold slack is 0.188
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): 0.188 0.000 FreqDivider:inst1|clkOut
|
|
Info (332119): 0.297 0.000 CLOCK_50
|
|
Info (332140): No Recovery paths to report
|
|
Info (332140): No Removal paths to report
|
|
Info (332146): Worst-case minimum pulse width slack is -3.000
|
|
Info (332119): Slack End Point TNS Clock
|
|
Info (332119): ========= =================== =====================
|
|
Info (332119): -3.000 -38.022 CLOCK_50
|
|
Info (332119): -1.000 -4.000 FreqDivider:inst1|clkOut
|
|
Info (332102): Design is not fully constrained for setup requirements
|
|
Info (332102): Design is not fully constrained for hold requirements
|
|
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
|
|
Info: Peak virtual memory: 538 megabytes
|
|
Info: Processing ended: Mon Mar 20 13:15:32 2023
|
|
Info: Elapsed time: 00:00:01
|
|
Info: Total CPU time (on all processors): 00:00:01
|
|
|
|
|