TiagoRG
/
uaveiro-leci
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
uaveiro-leci/1ano/2semestre/lsd/aula02/README.md

524 B
Executable File
Raw Blame History

Laboratórios de Sistemas Digitais

Trabalho prático 02

Tópico principal da aula: Modelação em VHDL, simulação e implementação de componentes combinatórios

Pode conter erros, caso encontre algum, crie um ticket