TiagoRG
/
uaveiro-leci
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
uaveiro-leci/1ano/2semestre/lsd/pratica06/README.md

538 B
Executable File
Raw Blame History

Laboratórios de Sistemas Digitais

Trabalho prático 06

Tópico principal da aula: Modelação em VHDL e implementação de registos e módulos combinatórios de deslocamento

Pode conter erros, caso encontre algum, crie um ticket