uaveiro-leci/1ano/2semestre/lsd/README.md

13 lines
912 B
Markdown
Raw Normal View History

2023-02-13 20:02:11 +00:00
# Laboratórios de Sistemas Digitais
### Projetos, exercícios e material organizados por aulas
---
## Índice
2023-02-18 16:05:13 +00:00
| Aula nº | Tópicos |
|-------------------------------------------------------------------------------------|---------------------|
2023-03-02 19:08:05 +00:00
| [01](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/pratica01) | Introdução às FPGAs |
| [02](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/pratica02) | Modelação em VHDL, simulação e implementação de componentes combinatórios |
| [03](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/pratica03) | Modelação em VHDL e implementação de circuitos aritméticos |
2023-02-13 20:02:11 +00:00
---
*Pode conter erros, caso encontre algum, crie um* [*ticket*](https://github.com/TiagoRG/uaveiro-leci/issues/new)