| [02](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/aula02) | Modelação em VHDL, simulação e implementação de componentes combinatórios |
| [03](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/aula03) | Modelação em VHDL e implementação de circuitos aritméticos |