TiagoRG
/
uaveiro-leci
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
uaveiro-leci/1ano/2semestre/lsd/pratica10
History
TiagoRG a3a4e3677d
[LSD] README update 		2023-04-04 18:20:08 +01:00
..
LSD_2022-23_TrabPrat10.pdf [LSD] material added 2023-04-04 18:17:34 +01:00
README.md [LSD] README update 2023-04-04 18:20:08 +01:00

README.md

Laboratórios de Sistemas Digitais

Trabalho prático 10

Tópico principal da aula: Modelação em VHDL de Memórias ROM e RAM de um Porto e Multi-porto

Pode conter erros, caso encontre algum, crie um ticket